## 19日本国特許庁(JP)

⑩特許出願公開

# 母 公 開 特 許 公 報 (A) 平4-37048

Silnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)2月7日

H 01 L 21/76 29/784

9169-4M

8422-4M H 01 L 29/78 8422-4M

301 R 301 H

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称 半導体集積回路

②特 願 平2-143967

❷出 願 平2(1990)5月31日

②発 明 者 伊 藤 政 彦 ②出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

70代 理 人 弁理士 尾川 秀昭

### 明細書

1.発明の名称

半導体集積回路

- 2. 特許請求の範囲
- (1) 半導体基板の表面部に各トランジスタ素子 をアイランド状に独立させるトレンチが形成され、

上記トレンチ底部にチャンネルストッパが形成され、

上記トレンチ底面上にトランジスタ繁子のゲー ト絶縁膜よりも厚い絶縁膜が形成され

たことを特徴とする半導体集積回路

3. 発明の詳細な説明

以下の順序に従って本発明を説明する。

- A、産業上の利用分野
- B.発明の概要
- C. 從来技術 [第4回]

- D. 発明が解決しようとする問題点
- E. 問題点を解決するための手段
- F. 作用
- G. 爽施例 [第1 図乃至第3 図]
- H. 発明の効果

#### (A. 産業上の利用分野)

本発明は半導体集積回路、特に素子分離領域、 チャンネルストッパが拡がってトランジスタの チャンネル幅が狭くなる虞れのない半導体集積回 路に関する。

#### (B. 発明の概要)

本発明は、半導体集積回路において、

素子分離領域、チャンネルストッパが拡がって トランジスタのチャンネル幅が狭くなることを防 止するため、

各トランジスタ素子をトレンチによりアイランド状に独立させ、トレンチ底部にチャンネルストッパを形成したものである。

## (C. 従来技術) [第4図]

半導体集積回路の素子分離には第4回に示すように選択酸化膜により分離するLOCOS法が用いられていた。同国において、aはp型半導体基板、bはp・型のチャンネルストッパ、cは半導体基板aの表面部を選択酸化することにより形成された選択酸化膜、dはゲート絶縁膜、eは多結晶シリコンからなるゲート電極である。

## (D. 発明が解決しようとする問題点)

ところで、第4図に示すような選択酸化膜でにより素子分離した従来の半導体集積回路には、選択酸化膜のバーズピーク及びチャンネルストッパ りの延び、拡がりによってMOSトランジスタの 実効的チャンネル幅が狭くなり、電流能力が低下 するという問題があった。

また、選択酸化膜 c の バーズピークの延びに よって素子分離領域の面積が広くなり、高集積化 の妨げにもなるという問題もあった。

従って、チャンネル幅が狭くなって電流能力が 低下する**は**れはない。

そして、従来における場合におけるようにバーズピークが延びるというような虞れがないので、 表子分離領域の占有面積が広くなり半導体築積回 路の集積度を高くすることが難しくなるという虞 れがない。従って、高集積化し易くなる。

## (G、実施例) [第1図乃至第3図] ·

以下、本発明半導体集積回路を図示実施例に従って詳細に説明する。

第1図及び第2図は本発明半導体業積回路の一つの実施例を示すもので、第1図は断面図、第2図はトランジスタの要部を示す拡大斜視図である。図面において、1はp型半導体基板、2は半導体基板1の表面部を異方性エッチングすることにより形成されたトレンチで、該トレンチ2によって各トランジスタ素子形成領域3がアイランド状に分離されている。4はトレンチ2の底部に形成されたp・型のチャンネルストッパ、5は一

本発明はこのような問題点を解決すべく為されたものであり、素子分離領域、チャンネルストッパが拡がってトランジスタのチャンネル幅が 狭くなることを防止することを目的とする。

## (E、問題点を解決するための手段)

本発明半導体集積回路は上記問題点を解決する ため、各トランジスタ素子をトレンチによりアイ ランド状に独立させ、トレンチ底部にチャンネル ストッパを形成したことを特徴とする。

#### (F. 作用)

本発明半導体集積回路によれば、トレンチにより素子間を分離するので選択酸化膜により素子間 分離する場合におけるようにバースピークの延び によってチャンネル幅が狭くなるという違れがな い。また、チャンネルストッパはトレンチ底部に あたるので拡がってもトレンチ上部と同じ高さに あるトランジスタのチャンネル幅には何等影響を 及ぼさない。

つのチャンネルストッパ4の表面部に選択的に形成された基板電極取り出し用 p・型半導体領域、6はゲート絶縁膜6と同時トレンチ2 底面上に形成されたところの絶縁膜である。 該絶縁膜6 a はゲート絶縁膜6 よりも膜厚が相当に厚いが、この点については後で説明する。

7 は例えばタングステンポリサイドからなる ゲート電極、8 は M O S トランジスタのソース、 9 はドレイン、1 O は層間絶縁膜、1 1 はコンタ クト電極である

このような構造の半導体集積回路によれば、トレンチ2によりMOSトランジスタ間を分離するので、選択酸化法により形成した選択酸化膜により素子間分離をした従来の場合のようにパーズピークによって素子分離領域が広くなるという成れがない。従って、素子分離領域が広くなって半導体集積回路の集積度が低くなるという成れがない。

そして、チャンネルストッパ4が横方向に延び

てもチャンネルストッパ4とトランジスタの形成 位置との高さが異なるのでそのことによってチャ ンネル幅が狭くなる度れがない。

しかも、ゲート電極でがアイランド状に分離された四角柱状の素子分離域3の側面に沿ったやなますがなられており、そのため、実効的なチャンネル幅Weffが広くなる。即ち、第2図かららでまる方向の幅W1と、ソース8、ドレイン9のでである方向の幅W1と、ソース8、ドレイン9のででなるとの1+2W2が実効的チャンネル幅Weff となり、実効的チャンネル幅Weff が広なる。このように実効的チャンネル幅Weff が広くなると必然的に電流能力が高くなる。

第3図(A)乃至(C)は第1図及び第2図に示した半導体集積回路の製造方法を工程順に示す 断面図である。

(A) 半導体基板1の表面部をレジスト膜12を マスクとして選択的にエッチングすることにより トレンチ2を形成し、その後、例えばホウ素Bを

砒素Asが添加されるのを阻むマスクとして有効に機能する。従って、ソース8、ドレイン9形成のためのイオン打込みによってチャンネルストッパ4の不純物濃度が大きく低下する成れは全くない。従って、ソース8、ドレイン9の形成時にトレンチ2底面を特別にレジスト膜等を形成してマスクすることは全く必要としない。

尚、その後、例えばp・型拡散層5を形成し、N・雰囲気における加熱処理によってアニールし、層間絶縁膜10を形成し、コンタクトホールを形成し、驾極11を形成する。すると、第1図、第2図に示す半導体集積回路ができる。

#### (H. 発明の効果)

以上に述べたように、本発明半導体集積回路は、半導体基板の表面部に各トランジスタ素子をアイランド状に独立させるトレンチが形成され、
該トレンチの底部にチャンネルストッパが形成され、
該トレンチの底面上にトランジスタのゲート
絶縁膜よりも厚い絶縁膜が形成されたことを特徴

トレンチ2底面部にイオン打込みすることにより チャンネルストッパ4を形成する。第3図 (A) はチャンネルストッパ4形成後の状態を示す。

(B) 次に、加熱酸化によりゲート絶縁膜 6、6 a を形成し、その後、タングステンポリサイドからなるゲート電極 7 を形成する。第3 図 (B)はゲート電極 7 形成後の状態を示す。

尚、ゲート絶縁膜6はトレンチ2底面上の部分6 aが他の部分よりも膜厚が厚くなる。というのは、p型不純物が高濃度に添加された領域上における熱酸化膜の成長速度が不純物が無添加あるいは低濃度の半導体領域上におけるそれよりも速くなるからである。

(C) その後、同図(C) に示すようにn型不純物、例えば砒素 A s をイオン打込みすることによりソース 8 及びドレイン 9 を形成する。この場合、砒素 A s はトレンチ 2 形成領域にも打込まれるが、トレンチ 2 底面上に厚い絶縁膜 6 a が存在しているので、イオン打込みエネルギーが強過ぎない限り該絶縁膜 6 a がチャンネルストッパ4 に

とするものである。

従って、本発明半導体集積回路によれば、トレンチにより素子間を分離するので退択酸化膜により素子間分離をする場合におけるようにパーズピークの延びによってチャンネル幅が狭くなるという壊れがない。また、チャンネルストッパはトレンチ底部にあるので拡がってもトレンチ上部と同じ高さにあるトランジスタのチャンネル幅には何等影響を及ぼさない。

従って、チャンネル幅が短くなって電流能力が 低下する度ればない。

そして、従来における場合におけるようにバーズピークが延びるというような虞れがないので、 業子分離領域の占有面積が広くなり半導体集積回路の集積度を高くすることが難しくなるという虞れがない。


#### 4. 図面の創単な説明

第1図乃至第3図は本発明半導体集積回路の一 つの実施例を説明するためのもので、第1図は断 面図、第2図はトランジスタ素子を示す料視図、 第3図(A)乃至(C)は製造方法を工程順に示 す断面図、第4図は従来例を示す断面図である。


### 符号の説明


- 1 . . . 半導体基板、
- 2. ・・トレンチ、3.・・素子形成領域、
- 4・・・チャンネルストッパ、
- 6 · · · ゲート絶縁膜、6 a · · ・絶縁膜、
- 7...ゲート電極、8...ソース。
- g . . . ドレイン。

出願人 ソニー株式会社 代理人弁理士 尾川 秀 昭



製造方法を工程順に示す断面図 第 3 図





従来例を示す断面図 第 4 **図** 

		•			:			•
						•		
								' . '
	•					٠		
			·					
								•
								• *
				٠				
	•							
		. 9			. •	. • •		
	•				•			
	•				•			
			•					
				•		•	•	
							*	
•							•	
							·	
	! . *						•	*
,	. *							
			(4)					
						-		*
								•
• '								· ·
						•		
•								
		•						
		•						
			•					
•								
		-0				•		
	-							
		•				•		
								•
				•				